TP Modul II: Percobaaan 2
1. Kondisi[Kembali]
Buatlah rangkaian J-K flip flop dan D flip flop seperti paa gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=0, B5=0, B6=0.
2. Gambar Rangkaian Simulasi[Kembali]
3. Video Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
Pada rangkaian T Flip-Flop ini sesuai dengan kodisi yang dipilih yaitu input masukan pada R dan S berlogika 0, maka pada rangkaian ini yang aktif adalah R-S Flip-Flop dimana outputnya adalah sesuai dengan output percobaan yang sebelumnya, karena pada R-S Flip-Flop ketika input berlogika sama-sama 0 maka output yang dihasilkan dalam kondisi tetap atau tidak mengalami perubahan.
5. Link Download[Kembali]
HTML [download]
Rangkaian percobaan [download]
Video [download]
Datasheet [download]
Tidak ada komentar:
Posting Komentar