TP Modul II: Percobaaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

1.      Kondisi[Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti paa gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=0, B5=0, B6=0.

 

2.      Gambar Rangkaian Simulasi[Kembali]

3.      Video Simulasi[Kembali]

4.      Prinsip Kerja Rangkaian[Kembali]

 Pada rangkaian J-K Flip-Flop di dalamnya terdapat R-S Flip-Flop, hal ini dikarenakan J-K Flip-Flop merupakan perbaikan dari R-S Flip Flop. Dimana sesuai dengan kondisi yang telah dipilih bahwasannya input masukan pada R dan S berlogika 0, maka R-S Flip-Flop akan aktif karena R-S Flip-Flop bekerja pada aktif low dan mengakibatkan J dan K tidak aktif, maka apapun yang dilakukan pada input J dan K tidak akan mempengaruhi output dari rangkaian tersebut. Dapat terlihat pada output bahwasannya dengan input R=0 dan S=0 maka akan menghasilkan ouput yang berlogika sama dengan ouput sebelumnya atau disebut sebagai kondisi tetap dimana output tidak mengalami perubahan.

Pada rangkaian D Flip-Flop, sesuai dengan kodisi maka yang bekerja adalah R-S Flip-Flopnya karna input yang masuk berlogika 0, jadi apapun yang dilakukan pada input masukan D  tidak akan mempengaruhi output dari rangkaiannya, jadi output tidak akan berubah sesuai dengan output sebelumnya, hal ini dinamakan dengan kodisi tetap atau output tanpa perubahan.

 

5.      Link Download[Kembali]

HTML [download]

Rangkaian percobaan [download]

Video [download]

          Datasheet [download]